Tấm wafer là gì? Phân loại và ứng dụng trong pin mặt trời

Tóm tắt nhanh:

• Tấm wafer là một lát cắt bán dẫn siêu mỏng (chủ yếu từ silicon tinh khiết 99%), làm vật liệu nền để chế tạo linh kiện điện tử và tế bào quang điện.
• Wafer ứng dụng trong điện mặt trời được chia thành hai nhóm cấu trúc chính: đơn tinh thể (Monocrystalline) và đa tinh thể (Polycrystalline).
• Dựa trên công nghệ pha tạp chất, wafer được phân thành loại P (P-type) và loại N (N-type), trong đó loại N đang chiếm ưu thế nhờ hiệu suất cao và chống suy hao tốt.
• Quy trình chế tạo wafer đòi hỏi công nghệ cao, trải qua 4 bước: tinh chế silicon, kéo thỏi tinh thể (ingot), cắt lát bằng cưa kim cương và xử lý bề mặt.
• Ứng dụng cốt lõi của vật liệu này nằm ở việc sản xuất tế bào quang điện (solar cell), vi mạch tích hợp (IC) và các cảm biến bán dẫn.

Sau khi đã nắm được tổng quan về khái niệm và vai trò của vật liệu này, việc hiểu sâu về các đặc tính kỹ thuật sẽ giúp chủ đầu tư đánh giá chính xác chất lượng hệ thống năng lượng. Để làm rõ cấu trúc vật lý, cách phân loại cũng như tiêu chuẩn chế tạo công nghiệp, DAT Group sẽ phân tích chi tiết quy trình biến các khối silicon thô thành nền tảng của ngành công nghệ quang điện ngay trong các nội dung dưới đây.

Tấm wafer là gì?

Tấm wafer là một lát mỏng vật liệu bán dẫn, đóng vai trò là lớp nền tảng vật lý cốt lõi để chế tạo vi mạch tích hợp (IC) và tế bào quang điện (solar cell). Vật liệu phổ biến và tối ưu nhất để sản xuất tấm wafer hiện nay là silicon tinh khiết.

Trong ngành công nghiệp điện mặt trời, tấm wafer có độ dày cực kỳ nhỏ, thường dao động từ 130 micromet (µm) đến 180 µm. Lớp vật liệu bán dẫn này mang đặc tính quang điện đặc biệt: khi tiếp xúc với bức xạ mặt trời, lớp silicon sẽ hấp thụ các hạt photon ánh sáng. Năng lượng từ hạt photon kích thích các electron bên trong nguyên tử silicon thoát khỏi liên kết, di chuyển tự do và tạo thành dòng điện một chiều (DC). Do đó, tấm wafer chính là “trái tim” cấu tạo nên các tế bào quang điện, từ đó ghép lại thành các tấm pin mặt trời hoàn chỉnh. Việc kiểm soát độ tinh khiết của silicon và độ mỏng của wafer quyết định trực tiếp đến khả năng sản sinh điện năng của toàn bộ hệ thống.

Phân loại tấm wafer dùng trong điện mặt trời

Trong lĩnh vực năng lượng tái tạo, wafer pin mặt trời được phân loại dựa trên hai tiêu chuẩn kỹ thuật cốt lõi: cấu trúc tinh thể của silicon và công nghệ pha tạp hóa học. Việc lựa chọn đúng dòng vật liệu quyết định trực tiếp đến mức hiệu suất chuyển đổi quang năng và độ bền của thiết bị.

Tấm wafer silicon đơn tinh thể

Tấm wafer silicon đơn tinh thể (Monocrystalline) được chế tạo từ một mạng tinh thể silicon đồng nhất duy nhất, không có sự gián đoạn trong cấu trúc phân tử.

• Đặc điểm nhận diện: Bề mặt có màu đen sẫm đồng nhất, các góc thường được vát bo tròn do lát cắt được lấy từ thỏi silicon hình trụ tròn.
• Nguyên lý hoạt động: Nhờ cấu trúc tinh thể liền mạch, dòng electron di chuyển bên trong chất bán dẫn không bị cản trở bởi các ranh giới hạt.
• Hiệu suất chuyển đổi: Cho mức hiệu suất cao nhất trên thị trường thương mại hiện nay, thường dao động từ 21% đến hơn 23% ở cấp độ tấm pin. Hệ số suy hao do nhiệt độ (Temperature Coefficient) của loại này cũng ở mức rất thấp.
• Nhược điểm: Quy trình sản xuất phức tạp, chi phí đầu tư cao, lượng vật liệu silicon hao hụt lớn khi cắt từ phôi trụ sang dạng vuông.

Tấm wafer silicon đa tinh thể

Tấm wafer silicon đa tinh thể (Polycrystalline) được hình thành bằng cách nung chảy silicon thô và đổ vào khuôn vuông để làm nguội tự nhiên, tạo ra nhiều mảnh tinh thể khác nhau ghép lại.

• Đặc điểm nhận diện: Bề mặt có màu xanh lam đặc trưng, xuất hiện các vân tinh thể lốm đốm, hình dáng là một khối vuông hoàn hảo không bị vát góc.
• Nguyên lý hoạt động: Cấu trúc gồm nhiều hạt tinh thể đan xen tạo ra các “ranh giới hạt”. Những ranh giới này vô tình trở thành rào cản, hạn chế sự di chuyển của các electron, làm giảm khả năng sinh dòng điện.
• Hiệu suất chuyển đổi: Thấp hơn so với loại đơn tinh thể, thường đạt mức 15% – 17%.
• Ưu điểm: Tối ưu hóa được 100% vật liệu silicon đúc khuôn, không có chi phí gọt giũa, giá thành sản xuất rẻ. Phù hợp cho các dự án có diện tích lắp đặt cực lớn, ưu tiên giảm ngân sách đầu tư ban đầu.

Tấm wafer loại P và loại N

Bên cạnh cấu trúc vật lý, tấm wafer còn được định hình bằng công nghệ pha tạp chất (doping) vào silicon nguyên chất để tạo ra sự mất cân bằng điện tích, hình thành môi trường bán dẫn.

• Wafer loại P (P-type): Tấm bán dẫn nền được pha tạp chất Boron (nguyên tố có 3 electron ở lớp ngoài cùng). Việc này tạo ra môi trường thiếu hụt electron, gọi là các “lỗ trống” mang điện tích dương (Positive). Đây là công nghệ truyền thống, chi phí thấp, nhưng có nhược điểm lớn là dễ mắc hội chứng suy hao quang học (LID) do Boron phản ứng với Oxy dưới ánh sáng, làm giảm hiệu suất nhanh trong năm đầu tiên.
• Wafer loại N (N-type): Tấm bán dẫn nền được pha tạp Phốt pho (nguyên tố có 5 electron ở lớp ngoài cùng). Quá trình này tạo ra môi trường dư thừa electron mang điện tích âm (Negative). Công nghệ N-type hoàn toàn miễn nhiễm với hiện tượng LID do không sử dụng Boron. Đồng thời, suy hao hiệu suất tuyến tính hàng năm rất thấp (chỉ khoảng 0.4%/năm so với 0.55% của P-type), giúp hệ thống duy trì sản lượng điện cao trong suốt vòng đời 25 – 30 năm.

Quy trình sản xuất tấm wafer silicon

Để biến cát thạch anh tự nhiên thành một tấm nền bán dẫn tinh vi, quy trình sản xuất tấm wafer đòi hỏi chuỗi công nghệ luyện kim và hóa học chính xác cao, được kiểm soát nghiêm ngặt trong môi trường phòng sạch.

Chiết xuất silicon tinh khiết

Nguyên liệu đầu vào của tấm wafer là cát thạch anh giàu Silicon Dioxide (SiO2). Thạch anh được nung chảy cùng carbon trong lò hồ quang điện ở nhiệt độ 1.900°C để loại bỏ oxy, tạo ra silicon cấp luyện kim (Metallurgical Grade Silicon) với độ tinh khiết khoảng 99%.

Tuy nhiên, mức này chưa đủ tiêu chuẩn. Silicon luyện kim tiếp tục trải qua phản ứng hóa học tạo thành khí Trichlorosilane. Sau đó, khí này được tinh chế bằng quá trình Siemens để lắng đọng lại thành silicon đa tinh thể. Kết quả thu được là silicon chuẩn bán dẫn với độ tinh khiết cực hạn đạt 99.9999999% (9N).

Cấy mầm tạo thỏi tinh thể

Đối với wafer đơn tinh thể, quá trình tạo phôi (ingot) sử dụng công nghệ kéo Czochralski (CZ). Silicon đa tinh thể siêu sạch được đặt vào chén nung thạch anh và nung chảy ở nhiệt độ 1.425°C.

Một hạt mầm tinh thể silicon (seed crystal) hoàn hảo được nhúng từ từ vào dung dịch đang nóng chảy. Cỗ máy sẽ vừa xoay vừa kéo mầm tinh thể này lên trên. Lớp silicon lỏng bám vào mầm sẽ nguội dần và kết tinh theo đúng trật tự nguyên tử của hạt mầm. Sau nhiều giờ, toàn bộ dung dịch được kéo thành một khối trụ silicon đơn tinh thể khổng lồ, đồng nhất 100% về cấu trúc, gọi là thỏi Ingot.

Cắt lát thỏi thành tấm mỏng

Khối ingot hình trụ sẽ được cắt bỏ hai đầu và gọt phẳng bốn cạnh để tạo thành hình vuông có vát góc, nhằm tối ưu hóa diện tích lắp ráp trên tấm pin. Công đoạn cắt mỏng được thực hiện bởi hệ thống cưa dây kim cương (Diamond Wire Sawing).

Hàng ngàn sợi dây thép siêu nhỏ, có phủ lớp bụi kim cương nhân tạo, được di chuyển ở tốc độ cực cao, kết hợp cùng dung dịch làm mát để cắt ngang thỏi ingot. Quá trình này tước thỏi nguyên khối thành hàng ngàn tấm wafer mỏng với độ dày tiêu chuẩn từ 130 µm đến 180 µm.

Đánh bóng và làm sạch bề mặt

Sau khi cắt, bề mặt tấm wafer còn rất thô ráp, chứa nhiều vi nứt rạn và hạt mùn cưa silicon. Tấm wafer được đưa qua hệ thống khắc hóa học (Chemical Etching) bằng cách nhúng vào dung dịch kiềm nóng (như KOH). Hóa chất sẽ ăn mòn lớp bề mặt lỗi, làm phẳng tấm bán dẫn.

Đặc biệt, quá trình khắc này còn cố ý tạo ra cấu trúc kim tự tháp vi mô (texturing) trên bề mặt wafer. Cấu trúc này hoạt động như các bẫy ánh sáng, làm giảm hiện tượng phản xạ quang học, giúp tấm pin hấp thụ ánh sáng mặt trời tối đa. Cuối cùng, tấm wafer được làm sạch bằng sóng siêu âm để loại bỏ hoàn toàn các tạp chất hóa học trước khi đóng gói.

Công nghệ tấm Wafer hiện đại nhất đang tiến tới đâu?

Để phá vỡ các giới hạn về hiệu suất và giảm giá thành điện năng (LCOE), công nghệ sản xuất wafer đang chứng kiến những bước nhảy vọt mang tính cách mạng, tập trung vào ba trụ cột chính: Kích thước cực đại, Độ mỏng tối ưu và Cấu trúc tinh thể hoàn hảo.

Xu hướng “Big Wafer” – Kích thước M10 và G12 trở thành chuẩn mực

Nếu như trước đây các tấm wafer M2, M6 (kích thước nhỏ) chiếm ưu thế, thì hiện nay thị trường đã hoàn toàn dịch chuyển sang chuẩn M10 (182mm) và G12 (210mm).

• Lợi ích: Việc tăng diện tích bề mặt wafer cho phép mỗi tế bào quang điện tạo ra dòng điện lớn hơn. Điều này giúp giảm số lượng cell pin và linh kiện đi kèm trên mỗi tấm pin, từ đó tối ưu hóa chi phí lắp đặt (BOS) và nhân công trên cùng một quy mô công suất.

Công nghệ Wafer siêu mỏng (Thin Wafer Technology)

Để tiết kiệm nguyên liệu silicon đắt đỏ, các nhà sản xuất đang nỗ lực giảm độ dày của wafer từ mức 170µm xuống còn 130µm, thậm chí là 100µm mà vẫn đảm bảo độ bền cơ học.

• Đột phá: Việc kết hợp với công nghệ cắt bằng dây kim cương siêu mảnh giúp giảm tỷ lệ hao hụt silicon (kerf loss), giúp giá thành tấm pin ngày càng tiếp cận gần hơn với người dùng cuối nhưng vẫn duy trì được khả năng hấp thụ quang năng tuyệt vời.

Sự thống trị tuyệt đối của N-Type và Wafer vuông toàn phần (Full Square)

Công nghệ wafer hiện đại nhất đang chuyển dịch mạnh mẽ từ P-type sang N-type (TopCon, HJT).

• Đặc tính vượt trội: Wafer N-type thế hệ mới có tuổi thọ cao hơn, hệ số nhiệt độ cực thấp và gần như loại bỏ hoàn toàn hiện tượng suy giảm hiệu suất do ánh sáng (LID).
• Thiết kế Full Square: Thay vì các tấm wafer vát góc (pseudo-square) truyền thống để tận dụng tối đa thỏi Ingot tròn, công nghệ hiện đại đã cho phép sản xuất các tấm wafer vuông hoàn toàn. Thiết kế này loại bỏ các khoảng trống khi ghép cell, giúp diện tích bề mặt tấm pin được lấp đầy 100% bằng vật liệu bán dẫn, nâng hiệu suất module lên mức tối đa.

Ứng dụng của tấm wafer trong thực tế

Tấm wafer là vật liệu cơ bản nhưng có tầm quan trọng chiến lược, định hình sự phát triển của công nghệ năng lượng tái tạo và điện tử toàn cầu.

Chế tạo tế bào quang điện

Sản xuất tế bào quang điện (solar cell) là ngành công nghiệp tiêu thụ khối lượng tấm wafer lớn nhất hiện nay. Tấm wafer bán dẫn sẽ được phủ lớp chống phản xạ (Anti-Reflective Coating), in các lưới điện cực bằng bạc để dẫn điện, và xử lý lớp tiếp giáp P-N. Mỗi tấm wafer khi hoàn thiện là một cell pin độc lập có khả năng sinh điện.

Trong các nhà máy lắp ráp, hàng trăm cell pin này (thường là 108, 144 hoặc 156 cells) được hàn song song và nối tiếp để tạo thành một tấm pin mặt trời hoàn chỉnh. Việc nâng cấp kích thước tấm wafer (từ tiêu chuẩn M6 lên M10 hoặc G12) giúp gia tăng trực tiếp công suất cực đại (kWp) của toàn bộ hệ thống điện mặt trời trên cùng một diện tích lắp đặt.

Sản xuất vi mạch tích hợp

Trong ngành công nghiệp điện tử, tấm wafer đóng vai trò là chất nền cơ bản để xây dựng hệ thống vi mạch tích hợp (IC). Bằng công nghệ quang khắc (Photolithography), các nhà sản xuất có thể in hàng tỷ bóng bán dẫn (transistor) kích thước nanomet lên bề mặt một tấm wafer duy nhất. Đây là nền tảng cốt lõi để sản xuất vi xử lý vi mạch điện tử như CPU, bộ xử lý đồ họa GPU, vi điều khiển và các chip nhớ (RAM, NAND Flash) được ứng dụng trên máy tính, điện thoại thông minh, hệ thống máy chủ và xe điện.

Chế tạo cảm biến bán dẫn

Nhờ đặc tính dẫn điện có thể kiểm soát chính xác và độ bền cơ học cao, tấm wafer silicon được ứng dụng rộng rãi trong việc chế tạo hệ thống cảm biến bán dẫn. Điển hình là các cảm biến hình ảnh CMOS sử dụng trong camera kỹ thuật số, camera an ninh và điện thoại. Ngoài ra, wafer còn là nền tảng để sản xuất các thiết bị cơ điện tử vi mô (MEMS) như cảm biến áp suất lốp ô tô, con quay hồi chuyển, gia tốc kế và các máy móc y tế yêu cầu độ chính xác tuyệt đối.

Câu hỏi thường gặp

Tấm wafer có tái chế được không?

Tấm wafer hỏng trong quá trình sản xuất hoặc từ các tấm pin mặt trời hết niên hạn hoàn toàn có thể được tái chế. Chúng sẽ được nghiền nhỏ, sử dụng hóa chất chuyên dụng để bóc tách lớp phủ kim loại (bạc, nhôm), sau đó nung chảy để thu hồi lại silicon tinh khiết. Quá trình này giúp giảm thiểu rác thải điện tử và tiết kiệm năng lượng đáng kể so với việc chiết xuất silicon từ cát thạch anh nguyên thủy.

Tại sao tấm wafer silicon có hình tròn?

Nguồn gốc hình dáng của wafer xuất phát từ phương pháp kéo phôi Czochralski. Cỗ máy này xoay và kéo mầm tinh thể từ dung dịch lỏng, tự nhiên tạo ra một thỏi silicon (ingot) có hình trụ tròn. Khi dùng dây kim cương cắt ngang khối trụ này, các lát cắt thu được sẽ mặc định có hình tròn. Trong ngành điện mặt trời, để tối ưu diện tích lắp ghép sát nhau trên tấm pin, các tấm tròn này được gọt phẳng bốn cạnh tạo thành hình vuông, nhưng vẫn giữ lại các góc bo tròn đặc trưng nhằm tránh lãng phí vật liệu.

Kích thước tiêu chuẩn của tấm wafer là bao nhiêu?

Trong ngành công nghiệp bán dẫn, kích thước tấm wafer phổ biến là 150mm, 200mm và lớn nhất là 300mm (tương đương 12 inch). Riêng trong ngành sản xuất pin mặt trời, kích thước wafer đã được tiêu chuẩn hóa theo các mã định dạng để gia tăng công suất. Hiện nay, hai chuẩn kích thước thương mại phổ biến nhất là M10 (182mm x 182mm) và G12 (210mm x 210mm). Việc tăng kích thước wafer giúp tế bào quang điện tạo ra dòng điện lớn hơn, tối ưu hóa chi phí sản xuất và chi phí lắp đặt trên mỗi kWp cho các chủ đầu tư.

Tóm lại, tấm wafer silicon là vật liệu nền tảng định hình toàn bộ cấu trúc và sự phát triển của ngành công nghiệp năng lượng tái tạo. Việc am hiểu và lựa chọn chính xác công nghệ wafer – từ đơn tinh thể, đa tinh thể cho đến việc nâng cấp từ P-type lên N-type, là yếu tố cốt lõi quyết định trực tiếp đến hiệu suất chuyển đổi, mức độ suy hao và vòng đời tài chính của một dự án năng lượng.

Tại DAT Group, chúng tôi cam kết cung cấp các dòng pin năng lượng mặt trời chính hãng từ các thương hiệu hàng đầu thế giới như Canadian Solar, Sungrow… ứng dụng những công nghệ wafer tân tiến nhất. Bên cạnh đó, các giải pháp điện mặt trời trọn gói của chúng tôi sẽ giúp quý khách hàng tối ưu hóa chi phí đầu tư và đảm bảo hiệu quả vận hành lâu dài.